



Atty. Dkt. No. 016907-1587

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: Masahiro OWADA

Title: SEMICONDUCTOR DEVICE HAVING WIRING LAYER

Appl. No.: 10/734,656

Filing Date: 12/15/2003

Examiner: Unassigned

Art Unit: 2811

CLAIM FOR CONVENTION PRIORITY

Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested, and the right of priority provided in 35 U.S.C. § 119 is hereby claimed.

In support of this claim, filed herewith is a certified copy of said original foreign application:

- JAPAN Patent Application No. 2003-091973 filed 03/28/2003.

Respectfully submitted,

Date May 13, 2004

By Richard L. Schwaab

FOLEY & LARDNER LLP
Customer Number: 22428
Telephone: (202) 672-5414
Facsimile: (202) 672-5399

Richard L. Schwaab
Attorney for Applicant
Registration No. 25,479

0281626

日本国特許庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 2003年 3月28日
Date of Application:

出願番号 特願2003-091973
Application Number:


[ST. 10/C] : [JP2003-091973]

出願人 株式会社東芝
Applicant(s):

2003年12月 9日

特許庁長官
Commissioner,
Japan Patent Office

今井康



【書類名】 特許願
【整理番号】 A000206361
【提出日】 平成15年 3月28日
【あて先】 特許庁長官 殿
【国際特許分類】 H01L 21/00
【発明の名称】 半導体装置
【請求項の数】 7
【発明者】
【住所又は居所】 神奈川県横浜市磯子区新杉田町 8 番地 株式会社東芝横浜事業所内
【氏名】 大和田 雅洋
【特許出願人】
【識別番号】 000003078
【氏名又は名称】 株式会社 東芝
【代理人】
【識別番号】 100058479
【弁理士】
【氏名又は名称】 鈴江 武彦
【電話番号】 03-3502-3181
【選任した代理人】
【識別番号】 100091351
【弁理士】
【氏名又は名称】 河野 哲
【選任した代理人】
【識別番号】 100088683
【弁理士】
【氏名又は名称】 中村 誠

【選任した代理人】**【識別番号】** 100108855**【弁理士】****【氏名又は名称】** 蔵田 昌俊**【選任した代理人】****【識別番号】** 100084618**【弁理士】****【氏名又は名称】** 村松 貞男**【選任した代理人】****【識別番号】** 100092196**【弁理士】****【氏名又は名称】** 橋本 良郎**【手数料の表示】****【予納台帳番号】** 011567**【納付金額】** 21,000円**【提出物件の目録】****【物件名】** 明細書 1**【物件名】** 図面 1**【物件名】** 要約書 1**【プルーフの要否】** 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項 1】 半導体基板上に形成され、延伸方向と直交する方向に分割された複数の分割配線を有する配線層と、

前記延伸方向に沿って前記配線層内の前記複数の分割配線間に形成された複数のスリット状の非配線層とを具備し、

前記分割配線の幅は、前記配線層を構成するグレインサイズより小さいことを特徴とする半導体装置。

【請求項 2】 半導体基板上に形成された第 1 の絶縁膜と、

前記第 1 の絶縁膜上に形成され、第 1 の方向へ延伸する配線層と、

前記配線層内に前記第 1 の方向に沿って形成され、前記第 1 の方向と平行な第 2 の方向に所定間隔で配列された複数のスリット状の第 2 の絶縁膜とを具備し、

前記配線層は前記第 2 の絶縁膜により分割された複数の分割配線を有し、前記分割配線の幅は前記配線層を構成するグレインサイズより小さいことを特徴とする半導体装置。

【請求項 3】 前記配線層の幅は、前記配線層を構成する前記グレインサイズより大きいことを特徴とする請求項 1 または 2 に記載の半導体装置。

【請求項 4】 前記配線層の幅は、デザインルールで規定された最小線幅より大きいことを特徴とする請求項 1 乃至 3 のいずれか 1 つに記載の半導体装置。

【請求項 5】 前記配線層は、アルミニウムを主成分とする合金から構成されていることを特徴とする請求項 1 乃至 4 のいずれか 1 つに記載の半導体装置。

【請求項 6】 前記非配線層は絶縁膜であることを特徴とする請求項 1 に記載の半導体装置。

【請求項 7】 前記分割配線の幅は、1. 5 μm より短いことを特徴とする請求項 1 または 2 に記載の半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は、配線層を有する半導体装置に関するものである。

【0002】

【従来の技術】

従来より、半導体装置では金属膜等から成る配線層が用いられている。図10に、従来の配線層の上面図を示す。半導体基板101上には、金属から成る配線層102が形成されている。

【0003】

しかし、図10に示した配線層構造では、エレクトロマイグレーションにより配線層102中にボイド103が生じた場合、その部分の配線層の断面積が小さくなる。このため、局所的に電流密度が増し、ボイド103の成長を加速させてしまう。このボイド103が配線層102の幅全体に広がると断線に至り、半導体装置（LSI等）の故障の原因となる。

【0004】

また、他の配線層構造として、グレインサイズの大きな配線層の要所にスリットを設けストレスマイグレーションによる応力を緩和するようにしたものにおいて、配線層側面及びスリット内にもグレインサイズの小さな埋め込み層を設けるという構造が提案されている（特許文献1参照）。

【0005】

【特許文献1】

特開平5-275426号公報（図4）

【0006】

【発明が解決しようとする課題】

しかしながら、前記特許文献1に記載された構造では、ストレスを低減することはできるが、エレクトロマイグレーションにより配線層に生じたボイドが配線層の幅方向に拡大することは抑制できないという問題がある。

【0007】

そこでこの発明は、前記課題に鑑みてなされたものであり、配線層におけるボイドの発生を低減でき、さらにボイドが発生した場合でもボイドが配線幅方向に成長するのを抑制できる半導体装置を提供することを目的とする。

【0008】**【課題を解決するための手段】**

前記目的を達成するために、この発明の一実施形態の半導体装置は、半導体基板上に形成され、延伸方向と直交する方向に分割された複数の分割配線を有する配線層と、前記延伸方向に沿って前記配線層内の前記複数の分割配線間に形成された複数のスリット状の絶縁膜とを具備し、前記分割配線の幅は、前記配線層を構成するグレインサイズより小さいことを特徴とする。

【0009】**【発明の実施の形態】**

以下、図面を参照してこの発明の実施の形態の半導体装置について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

【0010】

図1はこの発明の実施の形態の配線層の構造を示す上面図であり、図2は前記配線層における2-2線に沿った断面図である。

【0011】

図に示すように、半導体基板11上の下層絶縁膜12上には、配線層13Aが形成されている。この配線層13A内には、配線層13Aの長手方向（延伸方向）に沿ったスリット状の非配線層14が、長手方向と平行な方向に所定間隔で複数配列されている。非配線層14内には、酸化膜などの絶縁膜15が埋め込まれ、これら非配線層14により配線層13Aは複数の分割配線13Bに分割されている。

【0012】

前記配線層13A及び分割配線13Bは、例えばアルミニウム（Al）、銅（Cu）、またはアルミニウムを主成分とする合金（例えば、アルミニウムに1%以下の銅を添加したもの）などの金属材から成っている。配線層13Aは、デザインルールの最小線幅に対して十分に太い配線幅（例えば、最小線幅の10倍以上）を有している。さらに、非配線層14にて分割された分割配線13Bの幅は、配線層13Aを構成する平均的なグレインサイズより小さくなるように設定される。例えば、配線層13AがAlにて形成されたAl配線の場合で、Al配線

内の平均的なグレインサイズが $1.5\mu\text{m}$ 程度の場合、分割配線13Bの幅は $1.5\mu\text{m}$ より小さく設定される。なお、非配線層14を構成する絶縁膜の幅は加工可能な最小の幅でよい。

【0013】

次に、この発明の実施の形態の配線層を有する半導体装置の製造方法について説明する。図3～図6は、実施の形態の半導体装置の製造方法を示す各工程の断面図である。

【0014】

まず、図3に示すように、半導体基板11上に下層絶縁膜12を形成し、この下層絶縁膜12上に、分割配線を含む配線層となるべき金属膜13形成する。さらに、フォトリソグラフィ工程により、金属膜13上にレジスト膜等のマスク材16をパターニングする。続いて、図4に示すように、RIE法により金属膜13をエッチングして分割配線13Bを形成する。

【0015】

次に、マスク材16を剥離した後、図5に示すように、分割配線13B上を含む下層絶縁膜12上に層間絶縁膜15を形成し、分割配線13B間に層間絶縁膜15を埋め込む。

【0016】

さらに、図6に示すように、CMP(Chemical Mechanical Polishing)法により層間絶縁膜15を平坦化する。以上のような工程により、分割配線13Bを有する半導体装置が製造される。

【0017】

以下に、この実施形態の半導体装置の改善点及び効果について述べる。

【0018】

図7は、従来の配線層102、すなわち分割配線としない配線層102に存在するグレインの構造を示す図である。図7に示すように、この配線層102ではグレイン17が複数配列されており、グレイン同士が接する境界には3つのグレイン17が接触するグレイン3重点18が多数存在する。

【0019】

これらグレイン3重点18は、エレクトロマイグレーションによるボイドの発生起点となるため、多数のボイドが発生して配線層全体に広がり、配線抵抗の増加や断線の原因となる。

【0020】

これに対して、図1に示した構造を持つ配線層に存在するグレインの構造を図8に示す。図8に示すように、配線層13Aを非配線層14で分割し分割配線13Bを形成した場合、配線層に存在したグレインはスリット状の非配線層14により切断されるため、グレイン3重点が減少し、代わりにエレクトロマイグレーション耐性の強いバンブー(bamboo)構造(竹の節のような構造)19が現れる。これにより、発生するボイド数を減少させることができるので、配線抵抗の増加や断線を防ぐことができる。

【0021】

さらに、配線層13Aの長手方向に非配線層(例えば絶縁膜)14を設けることにより、図1に示すように、分割配線13Bに発生したボイド20が配線層13Aの幅方向に成長するのを非配線層14によりストップすることができる。これにより、配線層13Aに発生する断線を低減することができる。

【0022】

前記実施の形態の半導体装置における配線寿命の配線幅依存性を図9に示す。

【0023】

図9からわかるように、平均グレインサイズを境に、配線寿命が大きく変化する。すなわち配線寿命は、平均的なグレインサイズを境界として、平均グレインサイズより配線幅が小さいとき高くなり、平均グレインサイズより配線幅が大きいとき低く一定になる。

【0024】

前記配線幅が平均的なグレインサイズよりも小さくなると、グレイン3重点が減少しバンブー構造を持つ領域が支配的になり、エレクトロマイグレーションに対する耐性が向上する。一方、配線幅が平均的なグレインサイズよりも大きくなると、グレイン3重点が多数存在するため、エレクトロマイグレーションに対する耐性が低下してしまう。これらの理由により、前述したように、配線寿命は平

均グレインサイズを境に大きく変化する。

【0025】

前記配線層の長手方向に非配線層を設けることにより、エレクトロマイグレーションにより生じるボイドが配線層の幅方向に成長して断線が発生するのを防ぐことができると共に、図9に示したように、配線層を分割した個々の分割配線の寿命も向上するため配線層全体としての信頼性も向上する。

【0026】

なお、前記配線寿命の測定では、配線層を恒温槽により200～300°Cで加熱した状態で、通常の使用電流より大きい電流を流し続け、定常的に抵抗値をモニタするという加速試験法を用いた。そして、試験開始から、配線層の抵抗値がある基準値に達するまでの時間を配線寿命と定義した。前記基準値は、試験前の配線層の抵抗値に対して10～20%上昇した値とした。

【0027】

以上説明したようにこの実施の形態によれば、配線層の長手方向（延伸方向）にスリット状の非配線層（例えば絶縁膜）を形成し、非配線層にて分割される分割配線の幅を平均グレインサイズより小さく設定することにより、配線層に存在するグレインの3重点を減少させる。これにより、バンブル構造を持つ分割配線を形成することができ、エレクトロマイグレーションによるボイドの発生を減少させることができる。さらに、配線層を複数の分割配線に分割しているため、エレクトロマイグレーションにより生じたボイドが配線幅方向に成長するのをスリット状の非配線層でストップできる。これらにより、配線層の抵抗増加及び断線を低減することができ、半導体装置における故障の発生を防止することができる。

【0028】

また、前述した実施の形態は唯一の実施の形態ではなく、前記構成の変更あるいは各種構成の追加によって、様々な実施の形態を形成することが可能である。

【0029】

【発明の効果】

以上述べたようにこの発明によれば、配線層におけるボイドの発生を低減でき

、さらにボイドが発生した場合でもボイドが配線幅方向に成長するのを抑制できる半導体装置を提供することが可能である。

【図面の簡単な説明】

【図 1】 この発明の実施の形態の配線層の構造を示す上面図である。

【図 2】 前記実施の形態の配線層における 2-2 線に沿った断面図である。

【図 3】 前記実施の形態の半導体装置の製造方法を示す第 1 工程の断面図である。

【図 4】 前記実施の形態の半導体装置の製造方法を示す第 2 工程の断面図である。

【図 5】 前記実施の形態の半導体装置の製造方法を示す第 3 工程の断面図である。

【図 6】 前記実施の形態の半導体装置の製造方法を示す第 4 工程の断面図である。

【図 7】 従来の配線層に存在するグレインの構造を示す図である。

【図 8】 前記実施の形態の配線層に存在するグレインの構造を示す図である。

【図 9】 前記実施の形態の半導体装置における配線寿命の配線幅依存性を示す図である。

【図 10】 従来の配線層の上面図である。


【符号の説明】

1 1 …半導体基板、 1 2 …下層絶縁膜、 1 3 …金属膜、 1 3 A …配線層、 1 3 B …分割配線、 1 4 …非配線層、 1 5 …絶縁膜、 1 6 …マスク材、 1 7 …グレイン、 1 8 …グレイン 3 重点、 1 9 …バンブー (bamboo) 構造。


【書類名】

図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図7】




【図8】



【図9】



【図10】



【書類名】 要約書

【要約】

【課題】 配線層におけるボイドの発生を低減でき、さらにボイドが発生した場合でもボイドが配線幅方向に成長するのを抑制できる半導体装置を提供する。

【解決手段】 半導体基板上に形成され、延伸方向と直交する方向に分割された複数の分割配線 13B を有する配線層 13A と、前記延伸方向に沿って配線層 13A 内の複数の分割配線 13B 間に形成された複数のスリット状の非配線層 14 とを具備し、分割配線 13B の幅は、配線層 13A を構成するグレインサイズより小さい。

【選択図】 図 1

特願2003-091973

出願人履歴情報

識別番号 [000003078]

1. 変更年月日 2001年 7月 2日
[変更理由] 住所変更
住 所 東京都港区芝浦一丁目1番1号
氏 名 株式会社東芝